Verilog基础之九、比较器实现

2023-06-23 13:08:24 来源：哔哩哔哩

【资料图】

一、前言

比较器是数字电路中使用频率高的逻辑，器件通常也有自带的比较器IP核，本文通过verilog代码来实现。

二、工程设计

工程代码，设计为比较2个8位的二进制数的大小

2.1 设计代码

测试代码，A和B的值使用系统任务random来生成，

综合结果

2.2 仿真结果

通过仿真结果图，可知逻辑正确

关键词：

最新消息

猜你喜欢

中信建投总经理李格平因“个人原因”辞职后，董事长王常青代为履职

成都中免最新声明：这些都是假的！

世界快资讯：包粽子迎端午外籍新娘亲子互动感受中国传统文化

行情

品牌

企业